Innovation Japan 2025 – The University Fair ~大学見本市~
🇬🇧 Contact: Please check this page if you want to contact the research representative. Please visit this page for the University of Aizu University-Business Innovation Center (UBIC).
🇯🇵 お問い合わせ: 研究代表者への連絡をご希望の場合は、こちらのページをご確認ください。会津大学産学イノベーションセンター(UBIC)については、こちらのページをご覧ください。
資料 / Materials
Poster(ポスター): [PDF] | Handout(配布資料): [PDF] |
---|---|
![]() |
![]() |
Research Seeds (研究シーズの芽): [PDF], [URL] | Slides / スライド: [PDF] |
![]() |
![]() |
出展技術のご紹介 / Our Exhibit
低消費電力3Dスタックメモリニューラルネットワークプロセッサ / Low-Power 3D-Stacked Memory Neural Network Processor
ニューラルネットワークをプロセッサに搭載する際、大量のパラメータを格納するために大きなメモリ領域が必要となり、結果として消費電力が大きくなるという課題があります。
When implementing neural networks on-chip, a large memory footprint is required to store the parameters, which leads to increased power consumption.
本研究では、これを解決するために、3Dスタック型の低消費電力ニューラルネットワークプロセッサを提案します。
To address this issue, we propose a low-power 3D-stacked neural network processor.
🔍 主な特徴 / Key Features:
- 📦 パラメータを上位・下位ビットに分割してメモリ層に分散配置
/ Split parameter storage across upper and lower bits into different memory layers - ⚙️ 演算処理を別層に分離し、電圧・電力制御を最適化
/ Computation layer isolated from memory for intelligent voltage and power control - 🔋 エネルギー効率の高い推論処理を実現(エッジAIや組み込み用途に最適)
/ Energy-efficient inference processing, ideal for edge and embedded AI applications
この技術は、省電力が求められる次世代AIハードウェアに最適です。現在、事業化や共同研究に向けたパートナーを募集中です。
This technology is designed for next-generation low-power AI hardware, and we are actively seeking collaborators for commercialization and joint research.
会場でお会いしましょう!(ブース I-06) / Let’s Connect at the Booth (I-06)!
当日は、研究者がブースに常駐し、技術内容の解説やデモンストレーションを行います。
大学関係者、企業の皆様、AIハードウェアに興味をお持ちの方、ぜひお気軽にお越しください!
Our researchers will be present at the booth to explain the concept, demonstrate the architecture, and discuss potential collaborations.
Whether you’re from academia, industry, or just curious about AI hardware, feel free to stop by!
🗓️ 未来を切り拓く技術と出会える Innovation Japan 2025 をお見逃しなく!
🗓️ Don't miss the chance to discover future-defining technologies at Innovation Japan 2025!
皆さまと会場でお話できることを楽しみにしております。
We look forward to meeting you there!
参考文献 / References
-
Ryoji Kobayashi, Ngo-Doanh Nguyen, Abderazek Ben Abdallah, Nguyen Anh Vu Doan, and Khanh N. Dang,
"ApproxiMorph: Energy-efficient Neuromorphic System with Layer-wise Approximation of Spiking Neural Networks and 3D-Stacked SRAM",
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2025 (in-press).
日本語: 「ApproxiMorph:スパイキングニューラルネットワークの層ごとの近似と3D積層SRAMによる省エネ型ニューロモルフィックシステム」、IEEE TCAD、2025年(掲載予定)。
[DOI] / [PDF] -
Ngo-Doanh Nguyen, Khanh N. Dang, Akram Ben Ahmed, Abderazek Ben Abdallah, Xuan-Tu Tran,
"NOMA: A Novel Reliability Improvement Methodology for 3-D IC-based Neuromorphic Systems",
IEEE Transactions on Components, Packaging and Manufacturing Technology, 2024 (in-press).
日本語: 「NOMA:3D ICベースのニューロモルフィックシステムにおける新しい信頼性向上手法」、IEEE TCPMT、2024年(掲載予定)。
[DOI] / [PDF] -
Ngo-Doanh Nguyen, Akram Ben Ahmed, Abderazek Ben Abdallah, Khanh N. Dang,
"Power-aware Neuromorphic Architecture with Partial Voltage Scaling 3D Stacking Synaptic Memory",
IEEE Transactions on Very Large Scale Integration Systems (TVLSI), vol. 31, no. 12, pp. 2016–2029, Dec. 2023.
日本語: 「部分電圧スケーリング3D積層シナプスメモリを用いた省電力ニューロモルフィックアーキテクチャ」、IEEE TVLSI、2023年12月。
[DOI] / [PDF] -
Khanh N. Dang, A. Ben Abdallah, Nguyen Ngo Doanh,
''Neural Network Processor'' [ニューラルネットワークプロセッサ],
Japan Patent Application 特願 2024-047372(出願中)。 -
Khanh N. Dang, A. Ben Abdallah, ''Homogeneous computing system and migration flow generation program for homogeneous computing device” [ホモジニアスコンピューティングシステム及びホモジニアスコンピューティングデバイスのマイグレーションフローの生成プログラム], Japan Patent Application 特願 2022-196416,(出願中)。 [Google Patent]
-
A. Ben Abdallah, Huakun Huang, Khanh N. Dang, Jiangning Song, ''AIプロセッサ (AI Processor)'', Japan Patent 特許第7699791号. [Certificate], [Google Patent].