Innovation Japan 2025 - University Fair

【出展報告】Innovation Japan 2025 ～大学見本市～ に出展しました！（ブース番号：I-06） / Exhibition Report: We Participated in Innovation Japan 2025 – The University Fair (Booth I-06)!

Page for material

We published our material here!

私たちは、「Innovation Japan ～大学見本市～ 2025」 に出展いたしました！ このイベントは、大学と企業の連携を促進する日本最大級の産学連携展示会であり、最先端の研究成果と直接触れ合える貴重な機会です。 今回の出展にあたり、大学職員の皆さま、展示会運営チームの皆さま、そしてご来場いただいた皆さまに心より感謝申し上げます。

We are pleased to share that we already participated in “Innovation Japan – The University Fair 2025”, one of the largest university-industry collaboration events in Japan! It was a wonderful opportunity to showcase our cutting-edge research and directly engage with industry professionals and researchers. We would like to sincerely thank our university staff members, the exhibition organization team, and all the visitors who joined us.

---

イベント概要 / Event Overview

• イベント名 / Event：Innovation Japan ～大学見本市～ 2025
• 主催 / Organizer：国立研究開発法人 科学技術振興機構（JST） / Japan Science and Technology Agency (JST)
• 目的 / Purpose：大学の研究成果を社会に還元し、産学連携を促進
  / Promomentte the societal application of university-based research and support university–industry collaboration
• 見どころ / Highlights：100以上の大学が最新の研究成果を発表。研究者自身が説明を行います。
  / Over 100 booths featuring patented research explained directly by university researchers and liaison officers
• 当研究室ブース / Our Booth：I-06

---

出展技術のご紹介 / Our Exhibit

低消費電力3Dスタックメモリニューラルネットワークプロセッサ / Low-Power 3D-Stacked Memory Neural Network Processor

ニューラルネットワークをプロセッサに搭載する際、大量のパラメータを格納するために大きなメモリ領域が必要となり、結果として消費電力が大きくなるという課題があります。

When implementing neural networks on-chip, a large memory footprint is required to store the parameters, which leads to increased power consumption.

本研究では、これを解決するために、3Dスタック型の低消費電力ニューラルネットワークプロセッサを提案します。

To address this issue, we propose a low-power 3D-stacked neural network processor.

🔍 主な特徴 / Key Features:

• 📦 パラメータを上位・下位ビットに分割してメモリ層に分散配置
  / Split parameter storage across upper and lower bits into different memory layers
• ⚙️ 演算処理を別層に分離し、電圧・電力制御を最適化
  / Computation layer isolated from memory for intelligent voltage and power control
• 🔋 エネルギー効率の高い推論処理を実現（エッジAIや組み込み用途に最適）
  / Energy-efficient inference processing, ideal for edge and embedded AI applications

この技術は、省電力が求められる次世代AIハードウェアに最適です。現在、事業化や共同研究に向けたパートナーを募集中です。

This technology is designed for next-generation low-power AI hardware, and we are actively seeking collaborators for commercialization and joint research.

---

• 会場でお会いしましょう！（ブース I-06） / Let’s Connect at the Booth (I-06)!

  当日は、研究者がブースに常駐し、技術内容の解説やデモンストレーションを行います。
  大学関係者、企業の皆様、AIハードウェアに興味をお持ちの方、ぜひお気軽にお越しください！

  Our researchers will be present at the booth to explain the concept, demonstrate the architecture, and discuss potential collaborations.
  Whether you’re from academia, industry, or just curious about AI hardware, feel free to stop by!

  🗓️ 未来を切り拓く技術と出会える Innovation Japan 2025 をお見逃しなく！
  🗓️ Don't miss the chance to discover future-defining technologies at Innovation Japan 2025!

  皆さまと会場でお話できることを楽しみにしております。
  We look forward to meeting you there!

  お問い合わせ / Contact

  イベント期間中の打ち合わせをご希望の方や詳細について知りたい方は、以下までご連絡ください：
  If you would like to schedule a meeting or learn more, feel free to contact us:

  📧 khanh@u-aizu.ac.jp
  🌐 研究室Webサイト / Our Website
  🌐 大学見本市2025専用ページ / Our Page for the Expo
  

• Our moment

  Here is our "moment" at the venue:
  
  Photo courtesy of Ishibashi-sensei.